修改TTBR与刷新TLB之间是否必须添加ISB？相关技术咨询

问题场景 #

替换活跃的TTBR0_EL2寄存器时出现异常：新数据加载未使用新页表，指令执行混乱，最终触发Data Abort，ISS显示错误发生在翻译级别1。对比Linux内核页表基址修改流程后，在TTBR修改与TLB刷新之间添加isb指令解决了问题，但对两个点存疑：

1. 为何需要添加内存屏障？
2. 为何不能使用dsb指令替代isb？

当前硬件配置：MMU开启，DCache关闭，ICache关闭。

附Linux内核相关宏代码：

; linux/arch/arm64/mm/proc.S
.macro        __idmap_cpu_set_reserved_ttbr1, tmp1, tmp2
        adrp        \tmp1, reserved_pg_dir
        phys_to_ttbr \tmp2, \tmp1
        offset_ttbr1 \tmp2, \tmp1
        msr        ttbr1_el1, \tmp2
        isb 
        tlbi        vmalle1
        dsb        nsh
        isb
.endm

问题解答 #

1. 为何需要添加内存屏障？ #

ARM64处理器是流水线式执行的——指令会被提前取指、译码，甚至开始执行。当你用msr修改TTBR寄存器后，流水线中已经在处理的指令可能还在使用旧的TTBR值做地址翻译，不会自动切换到新值。

isb指令的核心作用是同步指令流：它会直接清空处理器的指令流水线，让后续的指令（比如这里的TLB刷新指令tlbi）必须重新读取更新后的系统寄存器状态（也就是新的TTBR值）来执行。如果没加isb，tlbi可能还是照着旧TTBR对应的上下文去刷新TLB，导致旧页表的条目残留，后续内存访问依然用旧页表翻译，最终触发地址错误。

哪怕你关闭了ICache和DCache，处理器的流水线预取、乱序执行行为依然存在，isb是强制让寄存器修改的效果立刻作用到后续指令的关键。

2. 为何不能使用dsb指令替代isb？ #

dsb和isb的作用完全不同：

• dsb是数据同步屏障，它只负责确保所有之前的内存加载/存储操作完成后，才执行后续的内存访问操作，关注的是内存操作的顺序，和指令流水线、系统寄存器的同步无关。
• isb是指令同步屏障，它会冲刷指令流水线，让后续指令必须基于更新后的系统状态（包括新的TTBR寄存器值）来取指、译码和执行。

在这个场景中，我们需要的是让后续的tlbi指令看到更新后的TTBR值，而不是等待内存操作完成。dsb无法强制指令流水线切换到新的寄存器值，所以哪怕替换成dsb，流水线里的指令还是会用旧TTBR，导致TLB刷新不彻底，问题依然存在。

内容的提问来源于stack exchange，提问作者wangloo