Relaxed内存序下fetch_add指令为何无法重排的技术疑问

我正在阅读Mara所著《Atomics and Locks》一书，书中给出了函数a与b并发执行的示例代码：

static X: AtomicI32 = AtomicI32::new(0);

fn a() {
    X.fetch_add(5, Relaxed);
    X.fetch_add(10, Relaxed);
}

fn b() {
    let a = X.load(Relaxed);
    let b = X.load(Relaxed);
    let c = X.load(Relaxed);
    let d = X.load(Relaxed);
    println!("{a} {b} {c} {d}");
}

书中提到，由于只有单个线程修改原子变量X，X的修改顺序只能是0→5→15。但我有疑问：为什么编译器或处理器不能通过指令重排，让修改顺序变成0→10→15？毕竟本章前文提到“验证特定重排或其他优化是否影响程序行为的逻辑不考虑其他线程”，按此逻辑，编译器或处理器应该可以按需进行指令重排。

核心解答： #

1. 内存模型的强制约束：线程内顺序必须反映到全局修改顺序
   在Rust的内存模型中，同一线程内的操作存在**「sequenced before」**关系——函数a中第一个fetch_add在语法执行顺序上先于第二个，因此在所有线程都认可的全局修改顺序中，第一个操作必须出现在第二个之前。这是原子变量的核心语义约束，即使使用Relaxed内存顺序也无法打破。因此X的修改序列只能是0→5→15，不可能出现0→10→15的情况。

2. 对“重排不考虑其他线程”的正确理解
   这句话指的是编译器优化时只需保证单线程内的可观察行为与原代码一致，无需考虑其他线程。但原子操作的本质是跨线程可见的，内存模型因此额外施加了全局一致性约束：同一线程对同一原子变量的修改，必须保留线程内的程序顺序。

   具体到这两个fetch_add操作：它们之间存在隐式的数据依赖——第二个操作的执行基于第一个操作修改后的X值。编译器无法预判是否有其他线程会观察到中间值，因此内存模型禁止这种重排，以保证所有线程观察到的修改序列一致。

内容的提问来源于stack exchange，提问作者Sibi