Vulkan多RenderPass队列同步：计算着色器与延迟渲染同步问题

问题描述 #

我在图形队列的命令缓冲区中提交了多个renderpass/subpass（阴影贴图/延迟渲染/解析），现在需要添加一个计算着色器生成网格数据，供延迟渲染pass的顶点着色器使用。当前计划使用独立命令缓冲区，提交计算队列时触发信号量，在图形队列中等待该信号量。从数据角度，计算队列的计算着色器与图形队列的阴影贴图着色器可并行执行，依赖关系如下：

compute  shadow_map
  |        |
  |        |
  v        |
deferred  |
   \      /
   |     |
   v     v
   resolve

参考的教程仅涉及单个renderpass，等待其VK_PIPELINE_STAGE_VERTEX_INPUT_BIT阶段，这会导致阴影贴图的顶点阶段等待计算着色器。请问能否在图形队列的多个renderpass之间实现精准同步？

• 拆分图形命令缓冲区：将原有的单个图形命令缓冲区拆分为两个独立的命令缓冲区：

  • 命令缓冲区A：仅包含阴影贴图renderpass的绘制指令
  • 命令缓冲区B：包含延迟渲染renderpass和解析renderpass的指令
    拆分后可对两个缓冲区分别配置同步规则，避免阴影贴图阶段被无意义阻塞。

• 精细化配置信号量同步：

  1. 计算队列提交配置：
     • 信号量的信号阶段设置为VK_PIPELINE_STAGE_COMPUTE_SHADER_BIT，确保计算着色器完成网格数据的写入后才触发信号量。
  2. 命令缓冲区A（阴影贴图）提交配置：
     • 不关联计算队列的信号量，直接提交到图形队列，使其与计算着色器并行执行。
  3. 命令缓冲区B（延迟渲染+解析）提交配置：
     • 设置等待计算队列的信号量，等待阶段指定为VK_PIPELINE_STAGE_VERTEX_INPUT_BIT或VK_PIPELINE_STAGE_VERTEX_SHADER_BIT——这两个阶段恰好是延迟渲染顶点着色器需要读取网格数据的时机，只会阻塞延迟渲染阶段，不会影响已提交的阴影贴图。

• 处理阴影贴图与解析的依赖：
  在命令缓冲区A提交时触发一个新的信号量，信号阶段设置为VK_PIPELINE_STAGE_COLOR_ATTACHMENT_OUTPUT_BIT（阴影贴图渲染完成的阶段）；命令缓冲区B中的解析pass等待该信号量，等待阶段设置为VK_PIPELINE_STAGE_FRAGMENT_SHADER_BIT，确保阴影贴图数据在解析时已准备就绪。

• 内存可见性保障：
  针对计算着色器写入的网格数据缓冲区，在延迟渲染pass的顶点绘制前插入内存屏障：

  • 源访问掩码：VK_ACCESS_SHADER_WRITE_BIT
  • 目标访问掩码：VK_ACCESS_VERTEX_ATTRIBUTE_READ_BIT
  • 源阶段掩码：VK_PIPELINE_STAGE_COMPUTE_SHADER_BIT
  • 目标阶段掩码：VK_PIPELINE_STAGE_VERTEX_INPUT_BIT
    确保计算写入的数据能被顶点着色器正确读取，避免数据竞争。

内容的提问来源于stack exchange，提问作者Symlink