StoreLoad内存屏障：store1与load2的指令重排规则咨询

第一个问题的答案 #

对于 store1 → StoreLoad → load2 的指令序列，你的表述是正确的：

• StoreLoad内存屏障会强制要求：所有在屏障之前的存储指令（比如这里的store1），绝对不能被重排到屏障之后；
• 同时，所有在屏障之后的加载指令（比如这里的load2），也绝对不能被重排到屏障之前。

这是StoreLoad屏障的核心语义：它会确保屏障前的所有写操作完全刷入内存并全局可见后，才允许执行屏障后的读操作，彻底切断了“写→读”之间的重排可能。

第二个问题的答案 #

不能笼统认为“加载指令可重排至StoreLoad之后、存储指令可重排至StoreLoad之前”，需要分场景明确：

• 屏障前的加载指令：比如序列是 load0 → store1 → StoreLoad → load2，load0和store1的重排规则由CPU自身的内存模型决定，StoreLoad屏障不对此做约束。例如x86架构禁止load-store重排，所以load0无法重排到store1之后；而在ARM这类弱内存模型架构中，若无额外屏障，load0可能被重排到store1之后，但依然会停在StoreLoad屏障之前——StoreLoad不会允许它跨到屏障之后。
• 屏障后的存储指令：比如序列是 store1 → StoreLoad → load2 → store2，load2和store2的重排同样遵循CPU规则，但StoreLoad屏障会阻止store2重排到屏障之前。因为屏障的存在会强制所有后续指令（包括store2）必须等到屏障前的写操作完成后才能执行，不存在跨屏障的写操作重排。
• 简言之：StoreLoad屏障只严格约束屏障前的写与屏障后的读之间的重排，其他指令组合的重排与否，取决于CPU内存模型和其他可能存在的屏障。

内容的提问来源于stack exchange，提问作者qwee