GHDL中RISC-V处理器GPR信号别名的正确语法咨询

我正在用VHDL-2008实现首个RISC-V处理器，采用GHDL 5.0版本进行仿真，项目结构如下：

my_implementation
|
|___test.vhd                 - riscpol_tb entity
|___design.vhd               - riscpol entity
|
|___core                     - core entity
|   |___alu_design.vhd
|   .
|   .
|   .
|   |___reg_file_design.vhd  - reg_file entity

为验证通用寄存器（GPR），我在测试文件中创建了如下别名：

alias spy_gpr is <<signal .riscpol_tb.inst_riscpol.inst_core.inst_reg_file.gpr: t_gpr >>;

其中gpr的类型t_gpr定义在reg_file_design.vhd中：

type t_gpr is array(0 to 31) of std_logic_vector(31 downto 0);
signal gpr : t_gpr;

我希望在测试中按如下方式使用该别名：

if (spy_gpr(3) /= 32x"fffffffe") then
   report "ERROR: addi  x3,  x0,   -2    # x3 = 0xfffffffe";
end if;

但GHDL返回如下错误：

ghdl -e -frelaxed --syn-binding --std=08 --work=riscpol_lib riscpol_tb
../../riscpol_tb.vhd:74:80:error: external name and object have different type
    alias spy_gpr is <<signal .riscpol_tb.inst_riscpol.inst_core.inst_reg_file.gpr: t_gpr >>;
                                                                               ^
make: *** [Makefile:35: run_test_and_generate_waves] Error 1

该别名在ModelSim中可正常运行，但在GHDL中报错，请问在当前项目结构下，如何正确创建GPR的别名？

原因分析 #

GHDL对VHDL-2008外部名称的类型匹配检查比ModelSim更严格，问题核心在于类型的可见性与一致性：测试文件中引用的t_gpr，和reg_file_design.vhd中定义的t_gpr可能因库/包作用域差异，被GHDL判定为不同类型（即便代码定义完全一致）。

具体解决方法 #

1. 将t_gpr移入共享包（推荐） #

把通用寄存器类型定义放到公共VHDL包中，让测试文件与寄存器模块共享同一类型：

• 在项目根目录创建core_types_pkg.vhd：

library ieee;
use ieee.std_logic_1164.all;

package core_types_pkg is
    type t_gpr is array(0 to 31) of std_logic_vector(31 downto 0);
end package core_types_pkg;

• 在reg_file_design.vhd中引用该包：

library ieee;
use ieee.std_logic_1164.all;
use work.core_types_pkg.all;

entity reg_file is
    -- 实体定义
end entity reg_file;

architecture rtl of reg_file is
    signal gpr : t_gpr; -- 使用包中统一类型
begin
    -- 实现代码
end architecture rtl;

• 在test.vhd中同样引用该包：

library ieee;
use ieee.std_logic_1164.all;
use work.core_types_pkg.all;

entity riscpol_tb is
    -- 测试实体定义
end entity riscpol_tb;

architecture sim of riscpol_tb is
    -- 信号与例化代码
    alias spy_gpr is <<signal .riscpol_tb.inst_riscpol.inst_core.inst_reg_file.gpr: t_gpr >>;
begin
    -- 测试逻辑
end architecture sim;

2. 移除显式类型，让GHDL自动推导 #

若不想修改包结构，可去掉外部名称中的类型声明，依赖GHDL的类型推导能力：

alias spy_gpr is <<signal .riscpol_tb.inst_riscpol.inst_core.inst_reg_file.gpr >>;

前提是测试文件能通过use work.reg_file_design.all;或包引用，正确看到t_gpr的定义。

3. 确保类型完全匹配 #

若坚持显式指定类型，需保证测试文件中使用的t_gpr与寄存器模块中的是同一类型：
检查测试文件是否正确导入寄存器模块所在的库，比如reg_file_design在riscpol_lib库中，需添加：

library riscpol_lib;
use riscpol_lib.reg_file_design.all;

这样测试文件中的t_gpr就会与寄存器模块中的类型完全一致，GHDL便不会报错。

内容的提问来源于stack exchange，提问作者mozerpol