VHDL中用整数初始化二维std_logic数组遇类型不匹配求助

问题背景 #

开发中尝试用整数转std_logic_vector的方式初始化自定义二维std_logic数组slu_2dim，Vivado报错类型不匹配。已知逐位初始化可行但过于繁琐，且因源码限制必须保留原数组类型，无法改用array(natural range <>) of std_logic_vector这类常见类型。

问题复现代码 #

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity design1 is
end entity;

architecture beh of design1 is

    type slu_2dim is array (natural range <>, natural range <>) 
                              of std_logic;

    CONSTANT myconst : slu_2dim(0 TO 13, 9 DOWNTO 0) := (
        1      => std_logic_vector(to_unsigned(1, 10)),
        2      => std_logic_vector(to_unsigned(2, 10)),
        3      => std_logic_vector(to_unsigned(3, 10)),
        4      => std_logic_vector(to_unsigned(4, 10)),
        OTHERS => std_logic_vector(to_unsigned(0, 10))
    );
begin

end architecture;

报错原因：VHDL是强类型语言，slu_2dim的行元素是自定义的std_logic一维数组，而std_logic_vector是IEEE标准定义的同名一维数组类型，二者类型名不同，即使元素结构一致也无法直接赋值。

解决方案：自定义类型转换函数 #

通过编写转换函数，实现std_logic_vector到目标行类型的显式转换，既保留整数转数组的便捷性，又符合类型要求：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity design1 is
end entity;

architecture beh of design1 is

    type slu_2dim is array (natural range <>, natural range <>) of std_logic;
    -- 定义与slu_2dim行结构匹配的一维数组类型
    type slu_row is array(natural range <>) of std_logic;

    -- 转换函数：将std_logic_vector转为slu_row
    function to_slu_row(slv: std_logic_vector) return slu_row is
        variable res: slu_row(slv'range);
    begin
        for i in slv'range loop
            res(i) := slv(i);
        end loop;
        return res;
    end function;

    -- 使用转换函数完成初始化
    CONSTANT myconst : slu_2dim(0 TO 13, 9 DOWNTO 0) := (
        1      => to_slu_row(std_logic_vector(to_unsigned(1, 10))),
        2      => to_slu_row(std_logic_vector(to_unsigned(2, 10))),
        3      => to_slu_row(std_logic_vector(to_unsigned(3, 10))),
        4      => to_slu_row(std_logic_vector(to_unsigned(4, 10))),
        OTHERS => to_slu_row(std_logic_vector(to_unsigned(0, 10)))
    );
begin

end architecture;

简化写法（可选） #

如果想进一步简化整数到目标类型的转换流程，可以再封装一层直接接收整数的函数：

-- 新增：直接将整数转为指定长度的slu_row
function int_to_slu_row(val: integer; len: natural) return slu_row is
begin
    return to_slu_row(std_logic_vector(to_unsigned(val, len)));
end function;

-- 初始化代码简化为：
CONSTANT myconst : slu_2dim(0 TO 13, 9 DOWNTO 0) := (
    1      => int_to_slu_row(1, 10),
    2      => int_to_slu_row(2, 10),
    3      => int_to_slu_row(3, 10),
    4      => int_to_slu_row(4, 10),
    OTHERS => int_to_slu_row(0, 10)
);

原理说明 #

自定义转换函数通过逐位复制的方式，将std_logic_vector的元素转移到与slu_2dim行类型匹配的数组中，绕过了VHDL的强类型检查限制，同时保留了整数转数组的便捷初始化逻辑，完全符合源码不能修改数组类型的要求。

内容的提问来源于stack exchange，提问作者Bimo