基于Verilog的4位ALU多路复用器加法功能调试求助

核心问题定位 #

你遇到的1000+1000输出0100且无进位的现象，完全匹配代码中5'b10011分支的行为：

• 该分支执行F = {A[0], A[3:1]}（将A循环右移一位），当A=1000时，结果正好是0100；
• 这个分支没有对Cout赋值，所以Cout保持初始值0。
  这说明实际触发的不是加法分支，而是5'b10011分支，问题出在控制信号的输入配置或代码定义上。

排查与修复步骤 #

1. 检查控制信号输入

   • 确认拨码开关的接线：S（4位）和Cin的引脚是否接错、错位，比如把Cin接到了S的某一位，或者S的高位拨到了1未察觉；
   • 加法分支对应5'b00000，即S=4'b0000且Cin=0，务必确保拨码开关设置为这个组合。

2. 修正代码的控制器位数（若作业要求S为3位）
   从你的case分支来看，S的有效取值是000、001、010、100（仅3位），若作业要求的多路复用器控制器是3位，应将S的定义改为input [2:0] S，此时{S, Cin}为4位信号，避免高位S的无效输入干扰分支选择。

3. 验证加法逻辑的正确性
   你的加法代码逻辑是正确的：{Cout, F} = A + B会生成5位结果（进位+4位和），1000+1000=16对应{1, 0000}，即Cout=1、F=0000。可以用如下测试模块验证：

   module tb_ALU;
       reg [3:0] S;
       reg Cin;
       reg [3:0] A, B;
       wire [3:0] F;
       wire Cout;
   
       ALU_4bits uut (
           .S(S), .Cin(Cin), .A(A), .B(B), .F(F), .Cout(Cout)
       );
   
       initial begin
           // 测试加法分支
           S = 4'b0000; Cin = 0; A = 4'b1000; B = 4'b1000;
           #10;
           $display("加法测试：F=%b, Cout=%b", F, Cout); // 预期输出F=0000, Cout=1
       end
   endmodule
   

   如果测试模块输出正确，说明问题在硬件接线；若仍异常，检查代码是否有语法错误（当前加法逻辑无语法问题）。

内容的提问来源于stack exchange，提问作者Jean Ralphio