SystemVerilog中正负实数格式化对齐问题及修复方法问询

当使用%8.4f格式化浮点数值时，正数的输出不会显示符号位，直接从数字开始填充；负数则会显示负号，占据一个字符位置。这会导致正负数值的数字部分无法对齐——例如1.2345会被格式化为 1.2345（前面两个空格），而-1.2345会被格式化为-1.2345（仅前面一个空格），小数点位置偏移，破坏矩阵的整齐性。

修复方案 #

使用带空格占位符的格式符% 8.4f（注意%和数字之间的空格），或者强制显示正负号的%+8.4f，两种方式都能保证字段宽度一致，实现对齐。

方案1：空格占位符号位（推荐） #

格式符% 8.4f会在正数的符号位位置填充一个空格，负数则显示负号，所有数值的总宽度保持8位，小数点和数字部分完全对齐，同时不额外显示正号，符合常规输出习惯。

修改后的函数示例：

function string float_block_to_string(float block[8][8]);
    string str = "";
    foreach(block[i, j]) begin
        // 使用% 8.4f保证符号位占位对齐
        str = {str, $sformatf("% 8.4f", block[i][j])};
        // 添加列分隔空格（可选，根据需求调整）
        if(j != 7) str = {str, " "};
        // 每行末尾添加换行符
        else str = {str, "\n"};
    end
    return str;
endfunction

方案2：强制显示正负号 #

格式符%+8.4f会强制为正数显示+号，负数显示-号，同样能保证字段宽度一致，对齐效果相同，但会额外显示正号，适合需要明确标识正负的场景。

修改后的格式符部分：

str = {str, $sformatf("%+8.4f", block[i][j])};

验证效果 #

以数值1.2345和-1.2345为例：

• 原格式%8.4f输出： 1.2345 和 -1.2345（小数点位置偏移）
• 修复后% 8.4f输出： 1.2345 和 -1.2345（小数点完全对齐）
• 修复后%+8.4f输出： +1.2345 和 -1.2345（小数点完全对齐）

内容的提问来源于stack exchange，提问作者gyuunyuu