无法让Yosys推断BRAM的问题求助

1. 验证内存模块的端口与行为是否匹配ICE40 BRAM规则 #

ICE40的SB_RAM40_4K等BRAM单元有严格的时序与行为要求，常见不符点：

• 缺少时钟同步：BRAM要求读写操作必须绑定到时钟边缘，异步读写（如直接assign data_out = mem[addr];）无法被推断。必须使用同步逻辑：

  always @(posedge clk) begin
      if (rd_en) data_out <= mem[addr];
  end
  

• 读写端口冲突：同一时钟周期内对同一地址同时读写的逻辑，会被综合为寄存器堆而非BRAM，需避免这类冲突。
• 容量/位宽不匹配：ICE40 BRAM的总容量固定为4096bit，支持1024x4、512x8等拆分模式。若你的内存总容量（深度×位宽）无法被4096整除，或位宽无法适配BRAM的支持模式，推断会失败。

2. 检查Yosys综合命令是否启用BRAM推断 #

必须在综合命令中加入ICE40专用规则与BRAM启用选项，示例：

yosys -p "
read_verilog memory.v top.v;
hierarchy -check -top top;
synth_ice40 -bram -relut -nocarry; # 核心是-bram选项
abc -g cmos;
opt_clean;
show -colors 2 -width -sorted memory; # 查看内存模块综合结构
write_verilog -noattr -noexpr synth_result.v;
"

未添加-bram时，Yosys会默认将内存综合为寄存器堆。

3. 确认测试bench的激励有效性 #

若测试bench未提供有效读写激励，Yosys会判定内存资源未被使用并优化：

• 读写使能信号（rd_en/wr_en）全程为低，内存无实际操作。
• 地址信号固定不变，Yosys会将内存折叠为常量寄存器。
  可通过hierarchy -check -top top命令检查是否有端口/模块被标记为未使用，或用show命令查看综合后结构。

4. 检查内存初始化方式 #

ICE40 BRAM支持初始化，但复杂初始化逻辑会干扰推断：

• 优先使用标准数组赋值或$readmemh/$readmemb：

  reg [7:0] mem [0:1023];
  initial begin
      $readmemh("init_data.hex", mem);
  end
  

  带条件判断的初始化逻辑会被判定为寄存器堆初始化。

5. 查看Yosys详细综合日志 #

添加-v或-vv参数开启详细日志，查找BRAM推断相关信息：

yosys -v 2 -p "..."

日志会显示Yosys是否尝试推断BRAM，以及失败原因（如端口时序不符、容量不匹配等）。若无BRAM相关日志，说明Yosys未识别到可推断的内存结构。

内容的提问来源于stack exchange，提问作者Richard Vodden