关于《Repairing Sequential Consistency in C/C++11》中2+2W litmus test代码的疑问

一、无C11语义约束时，读取操作为何能读到非前序写入的值？ #

你提到的单线程程序顺序（Program Order）保证，是指硬件和编译器会保证单线程内的指令执行结果符合代码的顺序逻辑，但这不代表所有指令的内存可见性严格按代码顺序执行，在无C11原子语义约束的场景下，以下两种情况会导致读取到非前序写入的值：

1. 编译器层面的优化 #

• 指令重排：如果编译器判定线程内的读取操作与前面的写入操作没有数据依赖（比如线程1中a :=rlx y和x :=sc 1完全无关），且重排不会影响单线程的执行结果，就可能将读取操作提前到写入操作之前。比如把a :=rlx y移到y :=sc 2之前，此时读取到的就是y的旧值1。
• 寄存器缓存：编译器可能会将变量的值缓存到寄存器中，后续读取直接复用寄存器内的旧值，而不重新从内存加载。比如线程1中如果y之前被加载过（比如线程启动前的初始值1），编译器可能跳过重新读取，直接让a取寄存器里的1，无视后面的y :=sc 2写入。

2. 硬件层面的优化 #

• 乱序执行：弱内存模型的硬件（如ARM、PowerPC）允许单线程内的写读指令乱序执行——硬件会先执行读取操作，再完成写入操作，只要单线程的最终结果符合程序顺序。比如线程1中y :=sc 2还没完成内存同步，a :=rlx y就已经从缓存中读取了旧值。
• 存储缓冲区延迟：硬件的存储缓冲区会暂时存放待提交的写入操作，写入操作完成后不会立刻同步到所有核心的缓存。如果读取操作从本地缓存而非存储缓冲区读取，就会拿到旧值。

二、交换读取位置是否更合适？ #

交换读取位置（比如线程1改为x :=sc 1; a :=rlx x; y :=sc 2，线程2改为y :=sc 1; b :=rlx y; x :=sc 2）确实也能体现C11 SC语义中modification_ordered_before和sequenced_before的循环问题，但原代码的设计有其针对性：

原代码的读取操作放在两次写入之后，目的是直接捕捉“线程自身的写入未被自身读取可见”的异常场景——如果a==1且b==1，说明线程1的y:=2和线程2的x:=2都没被自身的读取看到，这背后必然存在SC写入的循环依赖（即线程1的x写入在线程2的x写入之前，线程2的y写入在线程1的y写入之前，形成循环），而SC语义明确禁止这种循环。

交换读取位置后，测试的场景变为“线程读取自身先写入的值，后续写入是否会影响其他线程”，虽然也能验证SC语义的约束，但无法直接对应原论文中要展示的“SC语义阻止写入循环导致的异常读取结果”这一核心结论。因此原代码的读取位置设计更贴合论文的论证目标，交换并非必须。

内容的提问来源于stack exchange，提问作者Dhwani Katagade