现代CPU实际是否执行Store/Store重排序？是否存在相关实例？

• 确实存在支持Store/Store重排序的CPU实例：

  • 部分早期Aarch64低功耗核心会实现有限的Store/Store重排序，主要针对不同内存区域的存储操作——比如将非缓存内存的存储与缓存内存的存储重排，以此优化访存效率。
  • RISC-V阵营里，部分面向高性能场景的定制化服务器级核心也支持跨不同内存类型的Store/Store重排序，不过这类实现相对少见。

• 多数主流CPU基本按序提交存储操作：

  • 现代高性能Aarch64和RISC-V核心，为了简化硬件复杂度、规避异常处理和预测错误的风险，普遍选择按序提交Store操作。尤其是针对同一内存区域的存储，几乎不会进行重排序。
  • 即便规范允许重排，硬件厂商会权衡实现成本与实际收益：Store/Store重排序带来的性能提升有限，却需要额外硬件逻辑处理异常回滚、一致性维护等问题，因此多数商用CPU不会主动实现这类重排。

内容的提问来源于stack exchange，提问作者64_